(19)KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication

1020000023266

number:

(43)Date of publication of application:

25.04.2000

(21)Application number:

(22)Date of filing:

1019990040104

(71)Applicant:

NEC CORPORATION

(72)Inventor:

HIRASAWA KOKI

ONO TERUO

(30)Priority:

17.09.1999

18.09.1998 JP 98

264410

(51)Int. CI

H05K 3/46

(54) MULTIPLE LAYER CIRCUIT BOARD FOR SEMICONDUCTOR CHIP MODULE AND METHOD FOR MANUFACTURING THE SAME

(57) Abstract:

PURPOSE: A multiple layer circuit board for semiconductor chip module and a method for manufacturing the same are provided to reduce GND wiring layers for a wiring structure of a high density.

CONSTITUTION: A multiple layer circuit board for semiconductor chip module comprises a lower portion substrate(1), an insulated layer(2,3), a fixed location wiring layer(4), a via hole(5), and a metal layer(6). A lower end portion of the metal layer is

contacted on a main surface of the lower portion substrate. One of the insulated layers contacted on the main surface of the lower portion substrate is formed on the lower portion substrate. The lower end portion of the metal layer is contacted to an upper face of a fixed dislocation wiring layer of the insulated layer. Other insulated layers are accumulated on the insulated layer contacted to the main surface of the lower portion substrate.

COPYRIGHT 2000 KIPO

Legal Status

Date of final disposal of an application (20020130)

Patent registration number (1003354540000)

Date of registration (20020423)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent ()

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

Date of extinction of right ()

- 특 2000-0023266

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.* HOSK 3/46 (11) 공개번호 특2000-0023266 (43) 공개일자 2000년04월25일

(21) 출원번호 (22) 출원일자	10-1999-0040104 1999년 09월 17일
(30) 우선권주장 (71) 출원인	98-264410 1998년09월18일 일본(JP) 닛뿅덴끼 가부시끼가이샤 가네꼬 하사시
(72) 발명자	일본 도오꾜도 미나또꾸 시바.5초에 7방 1고 히라시와고끼
	일본도오꾜도미나또꾸시바5쵸메7방1고닛뿅덴끼가부시끼가이사나이 오노데루오
	일본가고시마껭이부스끼군기이레쵸히또꾸라11620~45가부시끼가이샤후찌가미 미크로나이
(74) 대리인	박해선, 조영원
公从君子: 以音	

(54) 반도체접 모듈용 다듬 회로기판 및 그의 제조방법

飞谷

반도체칩 모듈용 다층 회로기판은 하부기판, 절연층, 고정 배선층. 비아홀 및 금속층을 포함한다. 하 부기판은 고정전위가 인가되는 금속재료로 만들어진 주표면을 갖는다. 절연층은 하부기판의 주표면 상에 적층되며 그들 표면 상에는 배선층이 형성된다. 고정전위 배선층은 절연층 상에 형성된 배선층 의 일부분을 미룬다. 비아홀은 고정전위 배선층의 마래에 절연층을 통하며 연장 형성된다. 금속 층이 비아홀 내에 충진되어서, 그 상단부가 고정전위 배선층의 하부면에 접속되게 한다. 금속층의 하 단부가 하부기판의 주표면과 접촉하는 상태로, 하부기판의 주표면과 접촉하고 있는 절연층 중 하나를 하 부기판 상에 형성하며, 금속층의 하단부가 하나의 절연층의 고정전위 배선층의 상부면과 접촉하고 있는 상태로, 하부기판의 주표면에 접촉하고 있는 절연층 상에 형성된 다른 절연층을 적용시키고 있다.

OHE

£1

400

반도체첩 모듈용 다층 회로기판

BAN

도면의 간단관 설명

도 1 은 본 발명의 실시예에 따른 반도체첩 모듈용 다총 회로기판의 구조를 보여주는 단면도이다.

도 2 는 본 발명의 실시예예 따르는 반도체칩 모듈용 다층 회로기판내에서의 6ND 단자로의 전류의 흐름을 도시하는 단면도이다.

도 3A 내지 도 3E 는 본 발명에 따르는 반도체칩 모듈용 다총 회로기판의 지기조 단계를 각각 도시하는 단면도로서, 도 3A 는 재료를 준비하는 단계를 보여주며, 도 3B 는 각 총내에서의 비아홀을 형성하는 단계를 보여주며, 도 3C 는 금속으로 비아홀을 총진하는 단계를 보여주며, 도 3D 는 배선패턴을 형성하는 단계를 보여주며, 도 3E 는 적총/압축 본당단계를 보여준다.

도 4A 및 도 4B 는 본 발명에 따르는 반도체칩 모듈용 다층 회로기판을 제조하는 방법에서 접속방법의 예를 각각 도시하고 있는 단면도들로서, 도 4A 는 압축본당 전의 접속방법을 보여주며, 도 4B 는 압축본당 후의 접속방법을 도시한다.

도 5A 및 도 5B 는 본 발명에 따르는 반도체칩 모듈용 다층 회로기판을 제조하는 방법에서 접속방법의 또 다른 예를 각각 도시하는 단면도들로서, 도 5A 는 압축본당 전의 접속방법을 보며주며, 도 5B 는 압축본당 후의 접속방법을 도시한다.

도 6 은 본 발명의 또다른 실시미에에 따른 반도체칩 모듈용 다층 회로기판의 구조를 보며주는 단면도이다.

도 7A 및 도 7B 는 증래기술을 도시하는 도면으로서, 도 7A 는 증래기술의 전체구조를 도시하는 사시도

이며, 도 7B 는 GND 단자로의 전류의 흐름을 도시하는 도 7A 의 A-A 를 따라서 얻어진 단면도이다.

발명의 상세관 설명

방명의 목적

堂智的 今时上 기金宝的 架 그 로아의 香港기金

본 발명은 반도체칩 모듈용 다층 회로기판에 관한 것이며, 특히 고밀도 배선에 적합한 반도체칩 모듈용다층 회로기판에 관한 것이다.

최근, 반도체칩 모듈용 다층 회로기판에서는, 다수의 IC 칩을 갖는 반도체칩 모듈이 리드프레임의 다이패 드 상에 탑재된다. 리드프레임 상에 탑재된 IC 칩과 다층 회로기판 사이의 전국들 및 리드프레임 및 반도체첩 모듈 기판은 범프 혹은 와이어본당에 의해서 전기적으로 접속된다.

그런 다층 회로기판의 주류는 세리막의 하부기판 상에 구리 및 폴리이미드 박막 다층회로를 형성함으로써 제조된 수지층기판이다.

도 7A 및 도 7B 는 반도체칩 모듈용 증래의 다층 회로기판의 예를 도시하고 있다. 도 7A 는 전체 구조를 도시하고 있으며, 도 7B 는 도 7A 의 A-A 를 따라서 얻어진 부분을 도시한다.

도 7A 에 도시된 것처럼, 반도체첩 (9) 과 첩부품 (8) 은 증래의 반도체칩 모듈용 다층 회로기판 상에 장착된다. 반도체첩 (9) 과 첩부품 (8) 은 본딩와이머 (10), 기판 표면 상의 GND 배선총 (14) 및 기판에지의 금속화부분 (12) 에 의해서 다층 회로기판 (11) 에 장착된 머더보드의 GND 단자 (도시되지 않음) 와 접속된다.

증래의 기판 구조에서, GND 단자로의 전류는, 도 78 에서의 화살표 방향에 의해서 지시된 것처럼, 반도체 칩 (9) 으로부터 본딩되이어 (10), 칩부품 (8), GND 배선총 (14), 금속화부분 (12) 및 리드와이어 (13) 을 경유하여 머더보드의 GND 단자로 흐르게 된다. GND 단자로의 전류를 통과하는 금속화부분 (12) 는 다총 회로기판 (11) 의 주변부에서 형성된다. GND 배선총 (14) 은 주변부에서 금속화부 (12) 로 연장 되어야만하며, 이것은 GND 배선총 (14) 을 연장시키게된다.

증래의 반도체칩 모듈용 다층 회로기판에서, 긴 GND 배선총은 GND 배선총의 임피던스와 레지스턴스를 증가시키고, 정확한 GND 전위보다 높은 전위가 반도체칩으로 공급되는데, 이것은 바람직하지 않다. 긴 GND 배선총은 또한 전력소모를 증가시킨다.

蓝翅이 이루고자 하는 기술적 조제

그러므로, 본 발명의 목적은 고밀도 배선에 적당한 반도체칩 모듈용 다층 회로기판의 GND 배선총을 단축하는 것이다.

이러한 목적을 얻기 위하며, 본 발명에 따르면, 고정전위가 인가되는 금속재료로 만들어진 주표면을 갖는 하부기판과, 하부기판의 주표면 상에 적흥되어 있으며, 그 표면에 배선흥이 형성된 절연층과, 상기 절연 층 상에 형성된 배선층의 일부분을 이루는 고정전위 배선층과, 상기 고정전위 배선층의 아래에 절연층을 통하여 연장 형성된 비아홀과, 상기 비아홀에 충진되어 그 상단부가 고정전위 배선층의 하부면과 접속되는 금속층을 구비하며, 상기 금속층의 하단부가 하부기판의 주표면과 접촉하고 있는 상태로, 하부기판의 주표면과 접촉하고 있는 절연층 중 하나를 하부기판 상에 형성하고, 금속층의 하단부가 하나의 절연층의 고정전위 배선층의 상부면과 접촉하고 있는 상태로, 하부기판의 주표면에 접촉하고 있는 절연층 상에 형성된 다른 절연층을 적층시키고 있는 반도체첩 모듈용 다층 회로기판을 제공하는 것이다.

보염의 구성 및 작용

본 발명의 바람직한 실시에는 첨부된 도면을 참조하여 다음에 상세하게 설명될 것이다.

도 1 은 본 발명의 실시에에 따르는 반도체칩 모듈용 다층 회로기판의 구조를 나타낸다. 상기 다층 회로기판은 하부기판으로서 사용되는 구리금속판(1) 과, 두 개의 절연층으로서 작용하는 유기수지시트 (2 및 3) 와, 상기 유기수지시트 (2,3) 상에 형성된 구리배선층을 구비한다. 유기수지시트 (2,3) 상에 형성된 배선층은 GND 배선층 (4) 을 포함한다. 설명의 편리함을 위하여, 이 실시에에서는, 유기수지 시트는 두 층으로 형성된다. 그러나, 유기수지시트가 3 층이상으로 형성될지라도, 동일한 기본 구조 가 사용될 수 있다. 에제의 편리함을 위하여, 각 유기수지시트 상에는 GND 배선층 (4) 만이 형성된 배선층으로서 설명된다.

유기수지시트 (2,3)는 폴리이미드와 같은 유기수지로 이루어진다. 유기수지시트 (2,3)는 GND 배선 총 (4)을 상호 전기적으로 접속하고, GND 배선총 (4)과 금속판 (1)을 접속하기 위하여 비마홀 (5)을 갖는다. 유기수지시트 (2,3) 내에 협성된 비마홀 (5)은 각각의 총을 전기적으로 접속하기 위하여 금속총 (6)으로 총진된다. 비마홀 (5) 내에 총진된 금속총 (6)의 예는 도금 전국으로서 구리박막을 사용하여 전기도금에 의해서 제조된 도금구리미다. 유기수지시트 (2)를 갖는 금속판 (1)은 머더보드(도시되지 않음)의 GND 단자에 접속되며, 비아홀 내의 금속총 (6)을 통하여 각각의 배선총 상의 GND 배선총 (4)과 접속된다.

미러한 구조를 갖는 다층 회로기판의 상부면상에는 다수의 칩이 탑재되어 반도체칩 모듈(다중첩 모듈: multi-chip module (NCM)) 을 구비한다. 다수의 칩을 구비하는 NCM 을 구비하는 반도체칩 모듈은 예 를 들어 머더보드 상에 장착된다.

이 실시예에서, 금속판 (1) 은 리드프레임으로부터 형성될 수도 있다.

도 2 는 도 1 에 도시된 다층 회로기판을 사용하는 반도체칩 모듈을 도시한다. 칩부품 (8) 과 반도체칩 (9) 은 다층 회로기판의 상부면 상에 장착된다. 도 2 에 도시된 다층 회로기판은 도 1 내의 구조와 1:1 대응하지는 않는다는 것에 주목하자. 도 2 는 유기수지시트 (2,3) 내에 형성된 단 하나의 비아홀(5) 을 도시하고 있다.

30

GND 단자로의 전류의 흐름은 도 2 를 참조하여 설명될 것이다. 도 2 의 화살표에 의해서 지시된 바와같이,도 1 에 도시된 머더보드의 GND 단자 (도시되지 않음)는 반도체칩 (9)과 칩부품 (8)으로부터 GND 배선층 (4)으로 흐르며, 유기수지시트 (2,3) 내에 형성된 비아홈 (5) 내의 금속층 (6)을 통하여 금속판 (1)으로 바로 흐르며, 금속판 (1)에서 머더보드의 GND 단자로 흐른다. 이 전류의 흐름은 도 78 내에 도시된 증래 기술에서의 전류의 흐름과 비교된다. 종래에는, GND 배선층 (14)은 다층 회로기판의 단부에 형성된 금속화부분까지 면장된다. 그에 반하며,본 발명은, GND 배선층 (4)은 비아홀 (5)을 통하며 금속판 (1)에 바로 접속되어서,그 길이가 상당히 단축된다.

도 3A 내지 도 3E 는 본 발명에 따르는 반도체칩 모듈용 다총 회로기판을 제조하는 단계를 도시한다. 도 3A 내지 도 3E 는 도 1 에 도시된 다총 회로기판을 제조하는 예를 보여준다. 도 3A 는 재료를 준 비하는 단계를 보여주며, 도 3B 는 각 총내의 비아홍을 형성하는 단계를 보여주며, 도 3C 는 구리를 가지 고 비아홍을 총진하는 단계를 보여주며, 도 3D 는 GND 배선총을 구비하는 배선총을 형성하는 단계를 보여 주며, 도 3E 는 적총/압축 본당 단계를 보여준다.

본 발명의 제조방법에 있어서, 각각의 총을 적총하기 전에, 비아홉 및 배선총이 형성되며, 배선총을 형성한 후에 총들은 적총되고, 압축본당된다.

도 3A 에 도시된 바와 같이, 하부기판으로서 작용하는 구리금속판 (1) 과, 각각이 약 50m 의 두메의 졸리이미드(PI) 막 (21) 과 약 10 내지 18 m 두메의 구리막 (20) 을 접속함으로서 형성된 시트가준비된다. 상기 PI 막 (21)은 다층구조를 가지며, 금속에 대하며 적절한 접속 강도와 금속의 열팽창계수와 일치하는 열팽창계수를 유지하도록, 저열팽창계수를 갖는 PI 막은 접착성 PI 막들 사이에 존재한다.

도 38 에 도시된 바와 같이, 비아홀 (5) 은 PI 막 (21) 내에 형성된다. 이 가공시에는, 각 비아홀 (5)은 YAG 레이저등을 사용하며, PI 막 (21) 내의 소정의 위치에 형성된다. 비아홀 (5)을 형성할 때, 레이저빔 직경은 약 10 내지 40 m 로 감소되어서, 약 50 내지 100 m 직경의 비아홀 (5)을 형성한다. 비아홀이 임의의 레이저를 사용하지 않고 플라즈마 에칭에 의해서 형성될 때, 플라즈마 에칭은 예를 들어 Cu 혹은 Ni 을 도급하고 패턴님함으로써 형성된 약 2 내지 5 m 두께의 급속막의 마스크를 사용한다.

도 30 에 도시된 바와 같이, 비아홉 (5) 은 금속총 (6) 으로 총진된다. 비아홉 (5) 내에 총진된 금속 총 (6) 은 도금전국으로서 구리박막을 사용하여 전기도금에 의해서 제조된 도금된 구리로 제조된다. 금속총 (6) 이 전기도금에 의해서 비아홉 (5) 내에 총진될 때, 금속총 (6) 의 하단부는 약 1 내지 3 🙉 정도 돌출하도록 조정된다.

도 3D 에 도시된 바와 같이, 구리박막 (20) 은 비아홉 (5) 의 상부를 포함하는 PI 막 (21) 상에 배선패턴 (배선홈) 을 형성하도록 에청된다. 설명의 편리함을 위하여, 도 3D 는 GND 배선홈 (4) 만을 도시한다. 비록 도시되지는 않았으나, 니렐의 본당과 금의 도금은 최상부 PI 막 상에 약 2 내지 3 ㎞ 와, 0.2 내지 0.5 ㎞ 의 두께로 각각 증착된다.

도 3E 에 도시된 비와 같이, 배선총을 갖는 두 개의 PI 막 (21) 은 금속판 (1) 상에 배열되고 적흥되며, 동시에 핫프레스(hot press) 에 의해서 압축 본딩된다. 동시에, 핫프레스에 의해서 압축본딩은 배선 총과 PI 막을 접착하며, PI 막을 상호 접착한다. PI 막의 비아홀 (5) 내에 총진된 구리총과, 하부기판 혹은 GND 배선총을 형성하는 구리총은 핫프레스에 의해서 접속된다.

도 4A 와 도 4B 는 비이홀 (5) 내에 총진된 금속막 (6) 과 GND 배선총 (4a 및 4b) 사이에 존재한다. 도 4A 는 압축본당 전의 상태를 도시하며, 도 4B 는 압축본당 후의 상태를 도시한다. 도 4A 에 도시된 바와 같이, 압축본당 전에 PI 막 (21) 에 형성된 비아홉 (5) 내에 총진된 금속총 (6) 의 하부가 비아홉 (5) 로부터 밖으로 돌출된다. 물출부 (6a) 는 하부의 GND 배선총 (4b) 과 마주하고, 동시에 도 3E 내에 도시된 압축본당 단계는 압축본당 후의 금속총 (6) 의 돌출부 (6a) 를 부수게 하며, 도 4B 에 도시된 바와 같이, 금속총 (6) 과 하부 GND 배선총 (4b) 를 신뢰성 있게 접촉하여 그들을 접속한다.

도 5A 및 도 5B 는 본 발명에 따르는 반도체합용 다총 회로기판을 제조하는 방법에서의 접속방법의 다른 예를 보여준다. 비이홀 내에 총진된 금속층은 GND 배선층과 합금되어 그것과 접속된다. 도 5A 는 압축본당 전에 합금에 의해서 접속되는 것을 보여주며, 도 5B 는 압축 본당후에 합금에 의해서 접속되는 것을 보여준다. 도 5A 에 도시된 바와 같이, 비아홀 (5) 은 금속층 (6) 을 형성하도록 구리로 충진된 후에, 구리를 충진함으로써 형성된 금속층 (6) 의 하단부 상에 약 0.05 내지 0.5 째 의 두께로 금층 (7) 이 전기도금된다. 도 5B 에 도시된 바와 같이, 금층 (7) 은 금속층 (6) 의 하단부상에 형성되며, 이 막 (21) 은 핫프레스에 의해서 압축본당된다. 그러므로, 금이 하나의 이 막 (21) 상의 GND 배선층 (4) 과 금속층 (6) 사이의 계면에서 구리와 금의 합금 (22) 을 형성한다. 이 합금은 GND 배선층 (4) 과 금속층 (6) 을 접속한다.

일반적으로, 합금화는 가열을 필요로한다. 그러나, 금-구리 합금에 있어서, 금은 폴리이미드 접착 온도 (330 내지 390°C) 근처에서 구리로 확산되어서 합금을 형성한다. 본 발명은 유기수지시트로서 폴리이미드를 사용하며, 금-구리 합금을 사용하여 접속을 실현화할 수 있다. 금 대신에, 금-주석 합금 박막이 배선총과 총진된 구리총 사이에 형성될 수도 있다. 또한, 이러한 경우, 상부 및 하부 배선총 (4a 및 4b) 는 도 58 에 도시된 바와 같이, 배선총과 총진된 구리총 사이에서 합금화하여 접속함으로써비아홉 (5) 내의 금속총 (6) 에 의해서 전기적으로 접속될 수 있다.

본 발명의 또다른 실시에에 따르는 반도체칩 모듈용 다층 회로기판이 설명될 것이다.

도 6 은 본 발명의 또다른 실시에에 따르는 반도체칩 모듈용 다층 회로기판을 도시한다. 도 6 의 다층 회로기판은 금속막을 갖는 세라믹판을 하부기판으로서 형성하고 있다. 세라믹판을 사용하는 구조

에 있어서, 금속막 (16) 를 갖는 세라막판 (16) 은 도 1 의 구조에서 금속판 (1) 를 대신할 수 있다. 나머지 구조는 도 1 과 동일하다. 도 1 에서와 같은 동일한 참조번호는 동일한 부품을 나타내며, 그를 각각의 설명은 생략할 것이다. 이 실시예는 또한 앞에서 설명된 실시예와 비슷하게, 접속방법으로서, 접촉접속 및 합금접속을 사용할 수 있다. 금속막을 갖는 세라막판이 하부기판으로서 사용될 때, 하부기판으로서 금속판을 사용할 때보다는 방열 효과가 떨어진다. 그러나, 다수의 MCMs 이 하나의 하부기판 상에 형성되고, 하나씩 절단될 때, 세라막판은 하부기판의 절단 단면에 임의의 플래시를 형성하지 않고도 MCMs 을 정밀하게 절단할 수 있다.

금속판 (1) 혹은 금속막 (1a) 은 본 발명의 각각의 상술된 실시예로 GND 와 접속되나, 전력 전위와 같은 고정전위에 접속될 수도 있다.

重豆 贮留盘

1 (1)

상술된 바와 같이, 본 발명은, 고정전위가 인가되는 금속재료로 미루어진 주표면을 갖는 하부기판과, 상기 하 부기판의 주표면 상에 적충되어 있으며 그들 상에 배선충을 형성하고 있는 절면총과, 고정전위 배선총 아래에 절면총을 관통하여 연장 형성된 비아홀과, 비아홀 내에 충진되어서 고정전위 배선총의 하부면에 상단부가 접속된 금속총을 구비하며, 금속총의 하단부가 하부기판의 주표면에 접촉된 상태로, 하부기판의 주표면과 접촉하고 있는 절면총 중 해나를 하부기판 상에 형성하고, 금속총의 하단부가 하나의 절면총의 고정전위 배선총의 상부면과 접촉하고 있는 상태로, 하부기판의 주표면과 접촉하고 있는 절면총 상에 형성된 다른 절면총을 적충하고 있는 반도체접 모듈용 다층 회로기판을 제공한다.

본 발명에 따르면, 절연층 상에 형성된 배선층은 절면층 상에 형성된 고정전위 배선층을 통하여 고정전위 와 접속되며, 배선층과 접속하고 있는 비이홀 내에 충진된 금속층과 접속하고 있다.

하부기판이 금속판으로부터 형성될 때, 금속판은 히트싱크로서 기능하며 방멸 효과를 개선한다.

하부기판이 금속판 혹은 금속막으로서 사용하는 세라믹판을 사용하여 형성될지라도, 고정전위에 있는 평 판 상의 금속층이 존재하기 때문에, 기판 아래로부터의 전자방사를 차단하는 전자기 차단 효과가 있다.

(57) 월구의 범위

청구함 1

고정전위가 인가되는 금속재료로 이루머진 주표면을 갖는 하부기판 (1) 과,

- 상기 하부기판의 주표면 상에 적총되며, 배선총이 표면 상에 형성된 절면총 (2,3) 과,
- 상기 절연층 상에 형성된 배선층의 일부분을 구성하는 고정전위 배선총 (4)과,
- 상기 고정전위 배선층 아래에 상기 절연층을 관통하며 연장되도록 형성된 비아홀 (5) 과,
- 상기 고정전위 배선총의 하부면에 상단부가 접속되도록 비아홉 내에 총진된 금속총 (6) 들 구비하며,
- 상기 금속층의 하단부가 상기 하부기판의 주표면에 접촉되는 상태로, 상기 하부기판의 주표면과 접촉하는 상기 절면층 중 하나를 상기 하부기판 상에 형성하고,
- 상기 금속층의 하단부가 상기 하나의 절면층의 상기 고정전위 배선총의 상부면과 접촉되는 상태로, 상기 하부기판의 주표면과 접촉하는 상기 절면층 상에 형성된 다른 절면층을 적층시키는 것을 특징으로 하는 반도체첩 모듈용 다층 회로기판.

청구함 2

제 1 항에 있어서, 상기 절연층은 유기수지로 이루어진 유기수지시트인 것을 특징으로 하는 다총 회로기판.

청구함 3

제 2 항에 있어서, 상기 유기수지시트는 폴리이미드로 이루어지는 것을 특징으로 하는 다층 회로기판.

청구항 4

제 1 항에 있어서, 상기 금속재료, 상기 배선총 및 비아홀 내에 총진된 상기 금속총은 구리로 이루어지는 것을 특징으로 하는 다총 회로기판.

청구함 5

제 4 항에 있어서, 상기 비아홀 내에 총진된 상기 구리금속총의 하단부에 금을 도포하는 것을 특징으로 하는 다총 회로기판.

청구함 6

제 1 항에 있어서, 상기 하부기판은 금속판으로부터 형성된 리드프레임인 것으로 특징으로 하는 다총 회로기판,

청구한 7

제 6 항에 있어서, 상기 리드프레임은 구리판으로 형성되는 것을 특징으로 하는 다층 회로기판.

성구함 8

제 1 함에 있어서, 상기 하부기판은 상기 주표면 상에 금속막을 갖는 세리믹판으로 형성되는 것을 특징으

로 하는 다총 회로기판.

청구항 9

1-17 11

금속재료로 이루어진 주표면을 갖는 하부기판 (1) 을 준비하는 단계와,

다수의 절연총 (2,3) 을 제조하는 단계로서, 소정의 위치에 상기 절연총을 관통하며 연장된 비아홀 (5)을 형성하고 있는 다수의 절연총 (2,3)을 제조하는 단계와,

상기 절면층 내에 형성된 상기 비아홉 내에 금속총을 총진하는 단계와,

상기 절면층 상의 금속층의 상단부에 접속된 고정전위 배선총 (4) 을 포함하는 배선총을 형성하는 단계와,

고정전위 배선총을 갖는 다른 절면총 상에 형성된 절면총 중 하나의 비아홉 내에 총진된 금속총의 하단부 가 고정전위 배선총의 상부면과 접촉하도록 한 상태로 하부기판의 주표면 상에 절연총들을 적총하고 동시 에 압촉본당하는 단계를 구비하며,

상기 비아홀 내에 충진된 금속층의 하단부는 상기 하부기판의 주표면에 접속되는 것을 특징으로 하는 반도체첩 모듈용 다총 회로기판의 제조방법.

청구항 10

제 9 항에 있어서, 상기 금속재료, 상기 배선층 및 상기 비아홉 내에 충진된 금속층은 구리로 이루어지는 것을 특징으로 하는 다층 회로기판의 제조방법.

청구항 11


제 9 항에 있어서, 각 비아홉 내에 금속총을 총진할 때에는, 비아홉로부터 금속총의 하단부를 돌출시키는 단계와, 동시에 압착본당할 때에는, 상기 금속총의 돌출 하단부를 접속상대촉 상의 고정전위 배선총의 상 부면에 접속하는 단계를 더 구비하는 것을 특징으로 하는 다총 회로기판의 제조방법.

청구항 12

제 10 항에 있어서, 각 비아폴 내에 구리금속층을 충진시킨 후에, 충진된 금속층의 하단부 상에 금박막을 형성하는 단계와, 동시에 압착본당을 할 때에, 금속층의 하단부와 접촉하고 있는 구리 고정전위 배선층과 금속층의 하단부 사이에 박막으로 금-구리 합금을 형성하는 단계와, 합금에 의해서 구리 고정전위 배선층 과 금속층의 하단부를 접속하는 단계를 더 구비하는 것을 특징으로 하는 다층 회로기판의 제조방법.


50


SEI1




*S*22

A 4 W 4 7







ıΕ









B






B


Ses



<u><u></u><u><u><u></u> <u>C</u>77</u></u></u>



 \mathbf{A}



B